GermanWikipedia - /page/entry.mu

Micron Document

<!DOCTYPE html>

<title>Tensor Processing Unit</title>

</head>

<h1 id="firstHeading" class="firstHeading mw-first-heading"><span class="mw-page-title-main">Tensor Processing Unit</span></h1>

</header>

</div>

<p><b>Tensor Processing Units</b> (<b>TPUs</b>), auch <b><a href="Tensor" title="Tensor">Tensor</a>-Prozessoren</b>, sind <a href="Anwendungsspezifische_integrierte_Schaltung" title="Anwendungsspezifische integrierte Schaltung">anwendungsspezifische Chips</a> zur Beschleunigung von <a href="Maschinelles_Lernen" title="Maschinelles Lernen">maschinellem Lernen</a>. TPUs werden vor allem genutzt, um Daten in <a href="K%C3%BCnstliches_neuronales_Netz" title="Künstliches neuronales Netz">künstlichen neuronalen Netzen</a> zu verarbeiten (siehe <a href="Deep_Learning" title="Deep Learning">Deep Learning</a>).

</p><p>Die von <a href="Google_Inc." class="mw-redirect" title="Google Inc.">Google</a> entwickelten TPUs wurden speziell für die Softwaresammlung <a href="TensorFlow" title="TensorFlow">TensorFlow</a><sup id="cite_ref-tf_1-0" class="reference"><a href="#cite_note-tf-1"><span class="cite-bracket">[</span>1<span class="cite-bracket">]</span></a></sup> entworfen. TPUs sind die Basis für alle Google Services, die maschinelles Lernen einsetzen, und wurden auch in den <a href="AlphaGo" title="AlphaGo">AlphaGo</a>-Maschine-vs.-Mensch-Wettkämpfen gegen <a href="Lee_Sedol" title="Lee Sedol">Lee Sedol</a>, einen der weltbesten <a href="Go_(Spiel)" title="Go (Spiel)">Go</a>-Spieler, eingesetzt.<sup id="cite_ref-2" class="reference"><a href="#cite_note-2"><span class="cite-bracket">[</span>2<span class="cite-bracket">]</span></a></sup>

</p><p>Im November 2025 kündigte Google an, seine Chips zum Verkauf anzubieten, unter anderem an Meta, womit das Unternehmen in direkte Konkurrenz zu Nvidia tritt.<sup id="cite_ref-3" class="reference"><a href="#cite_note-3"><span class="cite-bracket">[</span>3<span class="cite-bracket">]</span></a></sup>

</p>

<div class="mw-heading mw-heading2"><h2 id="Generationen_der_Tensor_Processing_Units">Generationen der Tensor Processing Units</h2></div>

<div class="mw-heading mw-heading3"><h3 id="Erste_Generation">Erste Generation</h3></div>

<p>Die erste Generation von Googles TPU wurde auf der <a href="Google_I/O#2016" title="Google I/O">Google I/O 2016</a> vorgestellt und speziell entworfen, um die Anwendung eines bereits trainierten <a href="K%C3%BCnstliches_neuronales_Netz" title="Künstliches neuronales Netz">künstlichen neuronalen Netzwerks</a> zu unterstützen bzw. zu beschleunigen.<sup id="cite_ref-supercharge_4-0" class="reference"><a href="#cite_note-supercharge-4"><span class="cite-bracket">[</span>4<span class="cite-bracket">]</span></a></sup> Dies wurde u. a. durch eine geringere Präzision im Vergleich zu normalen <a href="CPU" class="mw-redirect" title="CPU">CPUs</a> oder <a href="Grafikprozessor" title="Grafikprozessor">GPUs</a> und eine Spezialisierung auf Matrizenoperationen erreicht.

</p><p>Die TPU besteht aus einem <a href="Systolischer_Array" title="Systolischer Array">systolischen Array</a> mit einer 256×256-8-Bit-Matrizenmultiplikationseinheit (MMU), welche von einem Mikroprozessor mit einem <a href="Complex_Instruction_Set_Computer" title="Complex Instruction Set Computer">CISC</a>-Befehlsatz angesteuert wird. Der Chip wurde in einem 28-nm-Prozess gefertigt und taktet mit 700 MHz bei einer <a href="Thermal_Design_Power" title="Thermal Design Power">Thermal Design Power</a> von 28 bis 40 W. Die TPU besitzt 28 MiB Arbeitsspeicher am Chip. Zudem sind 4-MiB-32-Bit-<a href="Akkumulator_(Computer)" title="Akkumulator (Computer)">Akkumulatoren</a> verbaut, welche die Ergebnisse der Matrizenmultiplikationseinheit übernehmen. Die TPU kann <a href="Matrizenmultiplikation" title="Matrizenmultiplikation">Matrizenmultiplikationen</a>, <a href="Faltung_(Mathematik)" title="Faltung (Mathematik)">Faltungen</a> und <a href="K%C3%BCnstliches_Neuron#Aktivierungsfunktionen" title="Künstliches Neuron">Aktivierungsfunktionen</a> sowie Datentransfer zum Hostsystem über <a href="PCI_Express" title="PCI Express">PCIe</a> 3.0 oder zum DDR3 DRAM, welcher sich am Board befindet, ausführen.

</p>

<div class="mw-heading mw-heading3"><h3 id="Zweite_Generation">Zweite Generation</h3></div>

<p>Die zweite Generation von Googles TPU (<i>TPUv2</i>) wurde auf der <a href="Google_I/O#2017" title="Google I/O">Google I/O 2017</a> vorgestellt. Diese soll nicht nur die Anwendung von neuronalen Netzwerken (<i>Inferenz</i>), sondern auch das Training dieser Netzwerke beschleunigen. Diese TPUs besitzen zwei „Matrizenausführungseinheiten“ (<i><span lang="en">Matrix Execution Unit</span></i>; <i>MXU</i>) mit je 8 GiB Arbeitsspeicher.<sup id="cite_ref-tnp_TPU3_5-0" class="reference"><a href="#cite_note-tnp_TPU3-5"><span class="cite-bracket">[</span>5<span class="cite-bracket">]</span></a></sup> Jede MXU weist eine Rechenleistung von 22,5 <a href="Floating_Point_Operations_Per_Second" title="Floating Point Operations Per Second">TFLOPS</a> auf, wobei jedoch der <a href="Bfloat16" title="Bfloat16">bfloat16</a>-Datentyp zum Einsatz kommt, welcher nicht <a href="IEEE_754" title="IEEE 754">IEEE 754</a> entspricht.<sup id="cite_ref-tnp_TPU3_5-1" class="reference"><a href="#cite_note-tnp_TPU3-5"><span class="cite-bracket">[</span>5<span class="cite-bracket">]</span></a></sup> Ein TPU-Board mit vier TPUs kommt somit auf 180 TFLOPS.

</p><p>Die TPUs werden zu einem „Pod“ mit 11,5 <a href="PFLOPS" class="mw-redirect" title="PFLOPS">PFLOPS</a> zusammengeschaltet, einem <a href="Rechnerverbund" title="Rechnerverbund">Rechnerverbund</a> (Cluster-<a href="Systemarchitektur" title="Systemarchitektur">Systemarchitektur</a>) von 256 TPUs und 128 Server-CPUs. Die TPUs sind hierbei in einer sphärenförmigen (2D-Torus) Netzwerktopologie von je 8×8 TPUs zusammengeschaltet. Zur Verbindung der CPUs mit den TPUs kommt <a href="PCI-Express" class="mw-redirect" title="PCI-Express">PCI-Express</a> 3.0 mit 32 Lanes (8 Lanes je TPU) zum Einsatz.<sup id="cite_ref-tnp_TPU3_5-2" class="reference"><a href="#cite_note-tnp_TPU3-5"><span class="cite-bracket">[</span>5<span class="cite-bracket">]</span></a></sup>

</p><p>Die TPUs der zweiten Generation sind in Form der <a href="Google_Compute_Engine" title="Google Compute Engine">Google Compute Engine</a>, einem <a href="Cloud_Computing" title="Cloud Computing">Cloud</a>-Angebot von Google, nutzbar.

</p><p>Um die Speicherbandbreite der Architektur zu erhöhen, kommt <a href="High_Bandwidth_Memory" title="High Bandwidth Memory">HBM</a>-Speicher zum Einsatz.<sup id="cite_ref-6" class="reference"><a href="#cite_note-6"><span class="cite-bracket">[</span>6<span class="cite-bracket">]</span></a></sup>

</p>

<div class="mw-heading mw-heading3"><h3 id="Dritte_Generation">Dritte Generation</h3></div>

<p>Die dritte Generation von Googles TPU (<i>TPU 3.0</i>) wurde auf der <a href="Google_I/O#2018" title="Google I/O">Google I/O 2018</a> vorgestellt. Die TPUs besitzen 4 MXUs mit je 8 GiB Arbeitsspeicher (32 GiB je TPU).<sup id="cite_ref-tnp_TPU3_5-3" class="reference"><a href="#cite_note-tnp_TPU3-5"><span class="cite-bracket">[</span>5<span class="cite-bracket">]</span></a></sup> Die Netzwerktopologie der TPUs ist ebenfalls in Form eines 2D-<a href="Torus" title="Torus">Torus</a> ausgelegt. Die Racks besitzen zudem eine <a href="Wasserk%C3%BChlung" title="Wasserkühlung">Wasserkühlung</a>, mit der die TPUs gekühlt werden.<sup id="cite_ref-tnp_TPU3_5-4" class="reference"><a href="#cite_note-tnp_TPU3-5"><span class="cite-bracket">[</span>5<span class="cite-bracket">]</span></a></sup> TPU 3.0-Pods bestehen aus 8 Racks mit insgesamt 1024 TPUs und 256 Server-CPUs. Die Rechenleistung eines Pod liegt bei knapp über 100 PFLOPS.<sup id="cite_ref-tnp_TPU3_5-5" class="reference"><a href="#cite_note-tnp_TPU3-5"><span class="cite-bracket">[</span>5<span class="cite-bracket">]</span></a></sup>

</p>

<div class="mw-heading mw-heading3"><h3 id="Vierte_Generation">Vierte Generation</h3></div>

<p>Die vierte Generation von Googles TPU (<i>TPU v4</i>) wurde von Google im Dezember 2021 vorgestellt.<sup id="cite_ref-7" class="reference"><a href="#cite_note-7"><span class="cite-bracket">[</span>7<span class="cite-bracket">]</span></a></sup>

</p><p>Mit den sogenannten SparseCores und Optical Circuit Switches (OCS) kann der TPU v4 interne Verbindungen dynamisch rekonfigurieren und skalieren. Das optische Netzwerk kann außerdem an die Struktur des berechneten KI-Modells angepasst werden. Die Sicherheit soll durch die Trennung der Racks auf Netzwerkebene erhöht werden. Der OCS ist verhältnismäßig günstig, da er unter fünf Prozent der Gesamtkosten der TPU ausmacht. Bei der Leistungsaufnahme schlägt das optische Netzwerk mit unter drei Prozent ebenfalls kaum zu Buche.<sup id="cite_ref-8" class="reference"><a href="#cite_note-8"><span class="cite-bracket">[</span>8<span class="cite-bracket">]</span></a></sup>

</p><p>Die TPU v4 hat dank einer Umstellung auf eine 7-nm-Fertigung und einer Transistorzahl von 22 Milliarden eine mehr als doppelt so hohe Rechenleistung von 275 TFLOPS bei <a href="Bfloat16" title="Bfloat16">bfloat16</a> und <a href="Int8" class="mw-redirect" title="Int8">int8</a>. Trotzdem ist sie mit einer Größe von nur 600 mm² kleiner und verbraucht maximal 192 Watt, was im Vergleich zur TPU v3 eine Einsparung darstellt.<sup id="cite_ref-9" class="reference"><a href="#cite_note-9"><span class="cite-bracket">[</span>9<span class="cite-bracket">]</span></a></sup>

</p>

<div class="mw-heading mw-heading2"><h2 id="Tabellarische_Übersicht_über_einzelne_TPU-Parameter"><span id="Tabellarische_.C3.9Cbersicht_.C3.BCber_einzelne_TPU-Parameter"></span>Tabellarische Übersicht über einzelne TPU-Parameter</h2></div>

<caption>Tensor Processing Units<sup id="cite_ref-Cloud-System-Architecture_10-0" class="reference"><a href="#cite_note-Cloud-System-Architecture-10"><span class="cite-bracket">[</span>10<span class="cite-bracket">]</span></a></sup><sup id="cite_ref-TPU_memory_11-0" class="reference"><a href="#cite_note-TPU_memory-11"><span class="cite-bracket">[</span>11<span class="cite-bracket">]</span></a></sup><sup id="cite_ref-12" class="reference"><a href="#cite_note-12"><span class="cite-bracket">[</span>12<span class="cite-bracket">]</span></a></sup>

</caption>

<th>Edge v1

</th></tr>

<tr>

<td>Einführungsdatum</td>

<td>2018

</td></tr>

<tr>

<td><a href="Technologieknoten" title="Technologieknoten">Technologieknoten</a></td>

<td>

</td></tr>

<tr>

<td>Die-Größe (mm<sup>2</sup>)</td>

<td>

</td></tr>

<tr>

<td>On-Chip-Speicher (MiB)</td>

<td>

</td></tr>

<tr>

<td>Taktgeschwindigkeit (MHz)</td>

<td>

</td></tr>

<tr>

<td>Speicher</td>

<td>

</td></tr>

<tr>

<td>Speicherbandbreite

</td>

<td>34 GB/s

</td>

<td>600 GB/s

</td>

<td>900 GB/s

</td>

<td>1200 GB/s

</td>

<td>

</td></tr>

<tr>

<td><a href="Thermal_Design_Power" title="Thermal Design Power">Thermal Design Power</a> (W)</td>

<td>2

</td></tr>

<tr>

<td><a href="TFLOPS" class="mw-redirect" title="TFLOPS">TFLOPS</a></td>

<td>4

</td></tr>

<tr>

<td>TFLOPS/W</td>

<td>2

</td></tr></tbody></table>

<div class="mw-heading mw-heading2"><h2 id="Siehe_auch">Siehe auch</h2></div>

<ul><li><a href="Google_Tensor" title="Google Tensor">Google Tensor</a>, SoC von Google mit integrierter TPU</li></ul>

<div class="mw-heading mw-heading2"><h2 id="Literatur">Literatur</h2></div>

<ul><li>Norman P. Jouppi, Cliff Young, Nishant Patil, David Patterson: <i><a rel="nofollow" class="external text" href="https://cacm.acm.org/magazines/2018/9/230571-a-domain-specific-architecture-for-deep-neural-networks/fulltext">A domain-specific architecture for deep neural networks.</a></i> In: <i>Communications of the ACM.</i> 61, 2018, S. 50, <a href="Digital_Object_Identifier" title="Digital Object Identifier">doi</a>:<span class="uri-handle" style="white-space:nowrap"><a rel="nofollow" class="external text" href="https://doi.org/10.1145/3154484">10.1145/3154484</a></span>.</li>

<li><span class="cite">Norman P. Jouppi u. a.: <a rel="nofollow" class="external text" href="https://arxiv.org/abs/2304.01433"><i>TPU v4: An Optically Reconfigurable Supercomputer for Machine Learning with Hardware Support for Embeddings.</i></a> In: <i><a href="Arxiv.org" class="mw-redirect" title="Arxiv.org">arxiv.org</a>.</i> 4. April 2023<span style="display:none">;</span><span class="Abrufdatum" style="display:none"> abgerufen am 6. April 2023</span> (englisch).</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=TPU+v4%3A+An+Optically+Reconfigurable+Supercomputer+for+Machine+Learning+with+Hardware+Support+for+Embeddings&rft.description=TPU+v4%3A+An+Optically+Reconfigurable+Supercomputer+for+Machine+Learning+with+Hardware+Support+for+Embeddings&rft.identifier=https%3A%2F%2Farxiv.org%2Fabs%2F2304.01433&rft.creator=Norman+P.+Jouppi+u.%26nbsp%3Ba.&rft.date=2023-04-04&rft.language=en"> </span> <a href="Digital_Object_Identifier" title="Digital Object Identifier">doi</a>:<span class="uri-handle" style="white-space:nowrap"><a rel="nofollow" class="external text" href="https://doi.org/10.48550/arXiv.2304.01433">10.48550/arXiv.2304.01433</a></span></li></ul>

<div class="mw-heading mw-heading2"><h2 id="Weblinks">Weblinks</h2></div>

<ul><li><a rel="nofollow" class="external text" href="https://www.youtube.com/watch?v=ot4RWfGTtOg"><i>Cloud TPUs (TensorFlow @ O’Reilly AI Conference, San Francisco '18)</i></a> auf <a href="YouTube" title="YouTube">YouTube</a>, vom 25. Oktober 2018</li>

<li><span class="cite"><a rel="nofollow" class="external text" href="https://colab.research.google.com/github/tensorflow/tpu/blob/master/tools/colab/Classification_Iris_data_with_Keras.ipynb"><i>A simple classification model using Keras with Cloud TPUs.</i></a> In: <i>colab.research.google.com.</i><span class="Abrufdatum"> Abgerufen am 10. November 2018</span>.</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=A+simple+classification+model+using+Keras+with+Cloud+TPUs&rft.description=A+simple+classification+model+using+Keras+with+Cloud+TPUs&rft.identifier=https%3A%2F%2Fcolab.research.google.com%2Fgithub%2Ftensorflow%2Ftpu%2Fblob%2Fmaster%2Ftools%2Fcolab%2FClassification_Iris_data_with_Keras.ipynb&rft.date="> </span></li>

<li><span class="cite"><a rel="nofollow" class="external text" href="https://aiyprojects.withgoogle.com/edge-tpu/"><i>Edge TPU Devices.</i></a> In: <i>aiyprojects.withgoogle.com.</i><span class="Abrufdatum"> Abgerufen am 22. März 2019</span>.</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=Edge+TPU+Devices&rft.description=Edge+TPU+Devices&rft.identifier=https%3A%2F%2Faiyprojects.withgoogle.com%2Fedge-tpu%2F&rft.date="> </span></li>

<li><span class="cite">Sebastian Grüner: <a rel="nofollow" class="external text" href="https://www.golem.de/news/tensor-processing-unit-google-baut-eigene-chips-fuer-maschinelles-lernen-1605-120991.html"><i>Tensor Processing Unit: Google baut eigene Chips für maschinelles Lernen.</i></a> In: <i>golem.de.</i> 19. Mai 2016,<span class="Abrufdatum"> abgerufen am 23. November 2016</span>.</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=Tensor+Processing+Unit%3A+Google+baut+eigene+Chips+f%C3%BCr+maschinelles+Lernen&rft.description=Tensor+Processing+Unit%3A+Google+baut+eigene+Chips+f%C3%BCr+maschinelles+Lernen&rft.identifier=https%3A%2F%2Fwww.golem.de%2Fnews%2Ftensor-processing-unit-google-baut-eigene-chips-fuer-maschinelles-lernen-1605-120991.html&rft.creator=Sebastian+Gr%C3%BCner"> </span></li>

<li><span class="cite">Harald Bögeholz: <a rel="nofollow" class="external text" href="https://www.heise.de/newsticker/meldung/Kuenstliche-Intelligenz-Architektur-und-Performance-von-Googles-KI-Chip-TPU-3676312.html"><i>Künstliche Intelligenz: Architektur und Performance von Googles KI-Chip TPU – heise online.</i></a> In: <i>heise.de.</i> 6. April 2017,<span class="Abrufdatum"> abgerufen am 7. April 2017</span>.</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=K%C3%BCnstliche+Intelligenz%3A+Architektur+und+Performance+von+Googles+KI-Chip+TPU+%E2%80%93+heise+online&rft.description=K%C3%BCnstliche+Intelligenz%3A+Architektur+und+Performance+von+Googles+KI-Chip+TPU+%E2%80%93+heise+online&rft.identifier=https%3A%2F%2Fwww.heise.de%2Fnewsticker%2Fmeldung%2FKuenstliche-Intelligenz-Architektur-und-Performance-von-Googles-KI-Chip-TPU-3676312.html&rft.creator=Harald+B%C3%B6geholz&rft.date=2017-04-06"> </span></li>

<li><span class="cite">David Patterson, Google TPU Team: <a rel="nofollow" class="external text" href="https://sites.google.com/view/naeregionalsymposium"><i>In-Data Center Performance Analysis of a Tensor Processing Unit.</i></a> (PDF) 2. April 2017,<span class="Abrufdatum"> abgerufen am 23. Mai 2017</span> (englisch).</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=In-Data+Center+Performance+Analysis+of+a+Tensor+Processing+Unit&rft.description=In-Data+Center+Performance+Analysis+of+a+Tensor+Processing+Unit&rft.identifier=https%3A%2F%2Fsites.google.com%2Fview%2Fnaeregionalsymposium&rft.creator=David+Patterson%2C+Google+TPU+Team&rft.date=2017-04-02&rft.language=en"> </span></li></ul>

<div class="mw-heading mw-heading2"><h2 id="Patente">Patente</h2></div>

<ul><li><span class="cite">Patent <a rel="nofollow" class="external text" href="https://www.google.com/patents/US20160342889">US20160342889</a>: <i>Vector Computation Unit in Neural Network Processor.</i> Angemeldet am <span style="white-space:nowrap;">3. September 2015</span>, veröffentlicht am <span style="white-space:nowrap;">24. November 2016</span>, Anmelder: <a href="Google_Inc." class="mw-redirect" title="Google Inc.">Google Inc.</a>, Erfinder: Gregory Michael Thorson, Christopher Aaron Clark, Dan Luu.</span><span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft_id=US20160342889&rft.applcc=US&rft.title=Vector+Computation+Unit+in+Neural+Network+Processor&rft.inventor=Gregory+Michael+Thorson%2C+Christopher+Aaron+Clark%2C+Dan+Luu&rft.assignee=%5B%5BGoogle+Inc.%5D%5D&rft.appldate=2015-09-03&rft.pubdate=2016-11-24">‌</span></li>

<li><span class="cite">Patent <a rel="nofollow" class="external text" href="https://www.google.com/patents/WO2016186823">WO2016186823</a>: <i>Batch Processing in a Neural Network Processor.</i> Angemeldet am <span style="white-space:nowrap;">3. März 2016</span>, veröffentlicht am <span style="white-space:nowrap;">24. November 2016</span>, Anmelder: <a href="Google_Inc." class="mw-redirect" title="Google Inc.">Google Inc.</a>, Erfinder: Reginald Clifford Young.</span><span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft_id=WO2016186823&rft.applcc=WO&rft.title=Batch+Processing+in+a+Neural+Network+Processor&rft.inventor=Reginald+Clifford+Young&rft.assignee=%5B%5BGoogle+Inc.%5D%5D&rft.appldate=2016-03-03&rft.pubdate=2016-11-24">‌</span></li>

<li><span class="cite">Patent <a rel="nofollow" class="external text" href="https://www.google.com/patents/WO2016186801">WO2016186801</a>: <i>Neural Network Processor.</i> Angemeldet am <span style="white-space:nowrap;">26. April 2016</span>, veröffentlicht am <span style="white-space:nowrap;">24. November 2016</span>, Anmelder: <a href="Google_Inc." class="mw-redirect" title="Google Inc.">Google Inc.</a>, Erfinder: Jonathan Ross, Norman Paul Jouppi, Andrew Everett Phelps, Reginald Clifford Young, Thomas Norrie, Gregory Michael Thorson, Dan Luu.</span><span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft_id=WO2016186801&rft.applcc=WO&rft.title=Neural+Network+Processor&rft.inventor=Jonathan+Ross%2C+Norman+Paul+Jouppi%2C+Andrew+Everett+Phelps%2C+Reginald+Clifford+Young%2C+Thomas+Norrie%2C+Gregory+Michael+Thorson%2C+Dan+Luu&rft.assignee=%5B%5BGoogle+Inc.%5D%5D&rft.appldate=2016-04-26&rft.pubdate=2016-11-24">‌</span></li>

<li><span class="cite">Patent <a rel="nofollow" class="external text" href="https://www.google.com/patents/WO2014105865">WO2014105865</a>: <i>System and method for parallelizing convolutional neural networks.</i> Angemeldet am <span style="white-space:nowrap;">23. Dezember 2013</span>, veröffentlicht am <span style="white-space:nowrap;">3. Juli 2014</span>, Anmelder: <a href="Google_Inc." class="mw-redirect" title="Google Inc.">Google Inc.</a>, Erfinder: Alexander Krizhevsky, Ilya Sutskever, Geoffrey E. Hinton.</span><span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft_id=WO2014105865&rft.applcc=WO&rft.title=System+and+method+for+parallelizing+convolutional+neural+networks&rft.inventor=Alexander+Krizhevsky%2C+Ilya+Sutskever%2C+Geoffrey+E.+Hinton&rft.assignee=%5B%5BGoogle+Inc.%5D%5D&rft.appldate=2013-12-23&rft.pubdate=2014-07-03">‌</span></li></ul>

<div class="mw-heading mw-heading2"><h2 id="Einzelnachweise">Einzelnachweise</h2></div>

<li id="cite_note-tf-1"><span class="mw-cite-backlink"><a href="#cite_ref-tf_1-0">↑</a></span> <span class="reference-text"><span class="cite">Jeff Dean, Rajat Monga: <a rel="nofollow" class="external text" href="https://research.googleblog.com/2015/11/tensorflow-googles-latest-machine_9.html"><i>TensorFlow - Google’s latest machine learning system, open sourced for everyone.</i></a> In: <i>Google Research Blog.</i> Google, 9. November 2015,<span class="Abrufdatum"> abgerufen am 29. Juni 2016</span> (englisch).</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=TensorFlow+-+Google%E2%80%99s+latest+machine+learning+system%2C+open+sourced+for+everyone&rft.description=TensorFlow+-+Google%E2%80%99s+latest+machine+learning+system%2C+open+sourced+for+everyone&rft.identifier=https%3A%2F%2Fresearch.googleblog.com%2F2015%2F11%2Ftensorflow-googles-latest-machine_9.html&rft.creator=Jeff+Dean%2C+Rajat+Monga&rft.publisher=Google&rft.date=2015-11-09&rft.language=en"> </span></span>

</li>

<li id="cite_note-2"><span class="mw-cite-backlink"><a href="#cite_ref-2">↑</a></span> <span class="reference-text"><span class="cite">Christof Windeck: <a rel="nofollow" class="external text" href="https://www.heise.de/newsticker/meldung/Google-I-O-2016-Tensor-Prozessoren-halfen-beim-Go-Sieg-3210953.html"><i>Google I/O 2016: "Tensor-Prozessoren" halfen beim Go-Sieg – heise online.</i></a> In: <i>heise.de.</i> 19. Mai 2016,<span class="Abrufdatum"> abgerufen am 23. November 2016</span>.</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=Google+I%2FO+2016%3A+%22Tensor-Prozessoren%22+halfen+beim+Go-Sieg+%E2%80%93+heise+online&rft.description=Google+I%2FO+2016%3A+%22Tensor-Prozessoren%22+halfen+beim+Go-Sieg+%E2%80%93+heise+online&rft.identifier=https%3A%2F%2Fwww.heise.de%2Fnewsticker%2Fmeldung%2FGoogle-I-O-2016-Tensor-Prozessoren-halfen-beim-Go-Sieg-3210953.html&rft.creator=Christof+Windeck&rft.date=2016-05-19"> </span></span>

</li>

<li id="cite_note-3"><span class="mw-cite-backlink"><a href="#cite_ref-3">↑</a></span> <span class="reference-text"><span class="cite"><a rel="nofollow" class="external text" href="https://www.lesechos.fr/tech-medias/intelligence-artificielle/google-peut-il-vraiment-detroner-nvidia-le-roi-absolu-des-puces-pour-lia-2201770"><i>Google peut-il vraiment détrôner Nvidia, le roi absolu des puces pour l'IA ?</i></a> In: <i>Les Echos.</i> 30. November 2025,<span class="Abrufdatum"> abgerufen am 1. Dezember 2025</span> (französisch).</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=Google+peut-il+vraiment+d%C3%A9tr%C3%B4ner+Nvidia%2C+le+roi+absolu+des+puces+pour+l%27IA+%3F&rft.description=Google+peut-il+vraiment+d%C3%A9tr%C3%B4ner+Nvidia%2C+le+roi+absolu+des+puces+pour+l%27IA+%3F&rft.identifier=https%3A%2F%2Fwww.lesechos.fr%2Ftech-medias%2Fintelligence-artificielle%2Fgoogle-peut-il-vraiment-detroner-nvidia-le-roi-absolu-des-puces-pour-lia-2201770&rft.date=2025-11-30&rft.language=fr"> </span></span>

</li>

<li id="cite_note-supercharge-4"><span class="mw-cite-backlink"><a href="#cite_ref-supercharge_4-0">↑</a></span> <span class="reference-text"><span class="cite">Norm Jouppi: <a rel="nofollow" class="external text" href="https://cloudplatform.googleblog.com/2016/05/Google-supercharges-machine-learning-tasks-with-custom-chip.html"><i>Google supercharges machine learning tasks with TPU custom chip.</i></a> In: <i>Google Cloud Platform Blog.</i> 18. Mai 2016,<span class="Abrufdatum"> abgerufen am 29. Juni 2016</span> (amerikanisches Englisch).</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=Google+supercharges+machine+learning+tasks+with+TPU+custom+chip&rft.description=Google+supercharges+machine+learning+tasks+with+TPU+custom+chip&rft.identifier=https%3A%2F%2Fcloudplatform.googleblog.com%2F2016%2F05%2FGoogle-supercharges-machine-learning-tasks-with-custom-chip.html&rft.creator=Norm+Jouppi&rft.date=2016-05-18&rft.language=en-US"> </span></span>

</li>

<li id="cite_note-tnp_TPU3-5"><span class="mw-cite-backlink">↑ <sup><a href="#cite_ref-tnp_TPU3_5-0">a</a></sup> <sup><a href="#cite_ref-tnp_TPU3_5-1">b</a></sup> <sup><a href="#cite_ref-tnp_TPU3_5-2">c</a></sup> <sup><a href="#cite_ref-tnp_TPU3_5-3">d</a></sup> <sup><a href="#cite_ref-tnp_TPU3_5-4">e</a></sup> <sup><a href="#cite_ref-tnp_TPU3_5-5">f</a></sup></span> <span class="reference-text"><span class="cite">Timothy Prickett Morgan: <a rel="nofollow" class="external text" href="https://www.nextplatform.com/2018/05/10/tearing-apart-googles-tpu-3-0-ai-coprocessor/"><i>Tearing apart Google's TPU 3.0 AI Coprocessor.</i></a> In: <i>The Next Platform.</i> 10. Mai 2018,<span class="Abrufdatum"> abgerufen am 24. Mai 2018</span> (englisch).</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=Tearing+apart+Google%27s+TPU+3.0+AI+Coprocessor&rft.description=Tearing+apart+Google%27s+TPU+3.0+AI+Coprocessor&rft.identifier=https%3A%2F%2Fwww.nextplatform.com%2F2018%2F05%2F10%2Ftearing-apart-googles-tpu-3-0-ai-coprocessor%2F&rft.creator=Timothy+Prickett+Morgan&rft.date=2018-05-10&rft.language=en"> </span></span>

</li>

<li id="cite_note-6"><span class="mw-cite-backlink"><a href="#cite_ref-6">↑</a></span> <span class="reference-text"><span class="cite"><a rel="nofollow" class="external text" href="https://cloud.google.com/tpu/docs/system-architecture?hl=de"><i>Systemarchitektur | Cloud TPU.</i></a><span class="Abrufdatum"> Abgerufen am 12. Januar 2020</span>.</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=Systemarchitektur+%7C+Cloud+TPU&rft.description=Systemarchitektur+%7C+Cloud+TPU&rft.identifier=https%3A%2F%2Fcloud.google.com%2Ftpu%2Fdocs%2Fsystem-architecture%3Fhl%3Dde&rft.language=de"> </span></span>

</li>

<li id="cite_note-7"><span class="mw-cite-backlink"><a href="#cite_ref-7">↑</a></span> <span class="reference-text"><span class="cite"><a rel="nofollow" class="external text" href="https://cloud.google.com/blog/topics/tpus/google-showcases-cloud-tpu-v4-pods-for-large-model-training"><i>Google showcases Cloud TPU v4 Pods for large model training |.</i></a><span class="Abrufdatum"> Abgerufen am 11. April 2022</span>.</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=Google+showcases+Cloud+TPU+v4+Pods+for+large+model+training+%7C&rft.description=Google+showcases+Cloud+TPU+v4+Pods+for+large+model+training+%7C&rft.identifier=https%3A%2F%2Fcloud.google.com%2Fblog%2Ftopics%2Ftpus%2Fgoogle-showcases-cloud-tpu-v4-pods-for-large-model-training&rft.language=de"> </span></span>

</li>

<li id="cite_note-8"><span class="mw-cite-backlink"><a href="#cite_ref-8">↑</a></span> <span class="reference-text">golem.de, Johannes Hiltscher: <a rel="nofollow" class="external text" href="https://www.golem.de/news/google-erklaert-tpu-v4-ki-supercomputer-mit-flexiblem-optischen-netz-2304-173234-2.html">Google erklärt TPU v4: KI-Supercomputer mit flexiblem optischen Netz</a>, 5. April 2023</span>

</li>

<li id="cite_note-9"><span class="mw-cite-backlink"><a href="#cite_ref-9">↑</a></span> <span class="reference-text"><span class="cite">Norman P. Jouppi u. a.: <a rel="nofollow" class="external text" href="https://arxiv.org/abs/2304.01433"><i>TPU v4: An Optically Reconfigurable Supercomputer for Machine Learning with Hardware Support for Embeddings.</i></a> In: <i><a href="Arxiv.org" class="mw-redirect" title="Arxiv.org">arxiv.org</a>.</i> 4. April 2023<span style="display:none">;</span><span class="Abrufdatum" style="display:none"> abgerufen am 6. April 2023</span> (englisch).</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=TPU+v4%3A+An+Optically+Reconfigurable+Supercomputer+for+Machine+Learning+with+Hardware+Support+for+Embeddings&rft.description=TPU+v4%3A+An+Optically+Reconfigurable+Supercomputer+for+Machine+Learning+with+Hardware+Support+for+Embeddings&rft.identifier=https%3A%2F%2Farxiv.org%2Fabs%2F2304.01433&rft.creator=Norman+P.+Jouppi+u.%26nbsp%3Ba.&rft.date=2023-04-04&rft.language=en"> </span> <a href="Digital_Object_Identifier" title="Digital Object Identifier">doi</a>:<span class="uri-handle" style="white-space:nowrap"><a rel="nofollow" class="external text" href="https://doi.org/10.48550/arXiv.2304.01433">10.48550/arXiv.2304.01433</a></span></span>

</li>

<li id="cite_note-Cloud-System-Architecture-10"><span class="mw-cite-backlink"><a href="#cite_ref-Cloud-System-Architecture_10-0">↑</a></span> <span class="reference-text"><span class="cite"><a rel="nofollow" class="external text" href="https://cloud.google.com/tpu/docs/system-architecture-tpu-vm"><i>System Architecture | Cloud TPU.</i></a> In: <i>Google Cloud.</i><span class="Abrufdatum"> Abgerufen am 11. Dezember 2022</span> (englisch).</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=System+Architecture+%26%23124%3B+Cloud+TPU&rft.description=System+Architecture+%26%23124%3B+Cloud+TPU&rft.identifier=&rft.date=&rft.language=en"> </span></span>

</li>

<li id="cite_note-TPU_memory-11"><span class="mw-cite-backlink"><a href="#cite_ref-TPU_memory_11-0">↑</a></span> <span class="reference-text">Patrick Kennedy: <a rel="nofollow" class="external text" href="https://www.servethehome.com/case-study-google-tpu-gddr5-hot-chips-29/"><cite>Case Study on the Google TPU and GDDR5 from Hot Chips 29</cite></a>, Serve The Home, 22. August 2017. Abgerufen am 23. August 2017<span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rft.type=newspaperArticle&rft.subject=News&rft.title=Case+Study+on+the+Google+TPU+and+GDDR5+from+Hot+Chips+29&rft.identifier=https%3A%2F%2Fwww.servethehome.com%2Fcase-study-google-tpu-gddr5-hot-chips-29%2F&rft.publisher=Serve+The+Home&rft.date=2017-08-22"> </span></span>

</li>

<li id="cite_note-12"><span class="mw-cite-backlink"><a href="#cite_ref-12">↑</a></span> <span class="reference-text"><span class="cite"><a rel="nofollow" class="external text" href="https://cloud.google.com/blog/products/ai-machine-learning/google-breaks-ai-performance-records-in-mlperf-with-worlds-fastest-training-supercomputer?hl=en"><i>Google wins MLPerf benchmark contest with fastest ML training supercomputer – Google Cloud Blog.</i></a> In: <i>cloud.google.com.</i> 30. Juli 2020,<span class="Abrufdatum"> abgerufen am 6. April 2023</span> (englisch).</span><span style="display: none;" class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Adc&rfr_id=info%3Asid%2Fde.wikipedia.org%3ATensor+Processing+Unit&rft.title=Google+wins+MLPerf+benchmark+contest+with+fastest+ML+training+supercomputer+%E2%80%93+Google+Cloud+Blog&rft.description=Google+wins+MLPerf+benchmark+contest+with+fastest+ML+training+supercomputer+%E2%80%93+Google+Cloud+Blog&rft.identifier=https%3A%2F%2Fcloud.google.com%2Fblog%2Fproducts%2Fai-machine-learning%2Fgoogle-breaks-ai-performance-records-in-mlperf-with-worlds-fastest-training-supercomputer%3Fhl%3Den&rft.date=2020-07-30&rft.language=en"> </span></span>

</li>

</ol>

/* start https://de.wikipedia.org/ */

.mw-parser-output table.erw-nav-zebra>tbody>:nth-child(odd){background-color:var(--dewiki-hintergrundfarbe-basis)}.mw-parser-output .erw-nav-farbschema-blau .erw-nav-leiste{background-color:#f5f5f5}.mw-parser-output .erw-nav-farbschema-blau .erw-nav-gruppe{background-color:#e5ecf2}.mw-parser-output .erw-nav-farbschema-grau .erw-nav-leiste,.mw-parser-output .erw-nav-farbschema-grau .erw-nav-gruppe{background-color:#ececec}.mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt>.wikitable>*>tr{border-top:2px solid #fdfdfd!important;border-bottom:2px solid #fdfdfd!important}@media screen{html.skin-theme-clientpref-night .mw-parser-output .erw-nav-farbschema-blau .erw-nav-leiste,html.skin-theme-clientpref-night .mw-parser-output .erw-nav-farbschema-blau .erw-nav-gruppe,html.skin-theme-clientpref-night .mw-parser-output .erw-nav-farbschema-grau .erw-nav-leiste,html.skin-theme-clientpref-night .mw-parser-output .erw-nav-farbschema-grau .erw-nav-gruppe{background-color:#202122}html.skin-theme-clientpref-night .mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt .wikitable tr,html.skin-theme-clientpref-night .mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt .wikitable td{border-color:#101418!important}html.skin-theme-clientpref-night .mw-parser-output .erw-nav-bild span[typeof="mw:File"] img{background-color:#c8ccd1}}@media screen and (prefers-color-scheme:dark){html.skin-theme-clientpref-os .mw-parser-output .erw-nav-farbschema-blau .erw-nav-leiste,html.skin-theme-clientpref-os .mw-parser-output .erw-nav-farbschema-blau .erw-nav-gruppe,html.skin-theme-clientpref-os .mw-parser-output .erw-nav-farbschema-grau .erw-nav-leiste,html.skin-theme-clientpref-os .mw-parser-output .erw-nav-farbschema-grau .erw-nav-gruppe{background-color:#202122}html.skin-theme-clientpref-os .mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt .wikitable tr,html.skin-theme-clientpref-os .mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt .wikitable td{border-color:#101418!important}html.skin-theme-clientpref-os .mw-parser-output .erw-nav-bild span[typeof="mw:File"] img{background-color:#c8ccd1}}.mw-parser-output .erweiterte-navigationsleiste .hlist .wikitable{border-top:0px!important;border-bottom:0px!important;margin-top:0!important;margin-bottom:0!important}.mw-parser-output .erweiterte-navigationsleiste .hlist .wikitable tr:first-of-type td{border-top:0px!important}.mw-parser-output .erweiterte-navigationsleiste .hlist .wikitable tr:last-of-type td{border-bottom:0px!important}

/* end https://de.wikipedia.org/ */

</style><style data-mw-deduplicate="TemplateStyles:r260755238">

/* start https://de.wikipedia.org/ */

.mw-parser-output div.klappleiste{border:1px solid var(--dewiki-rahmenfarbe1);clear:both;font-size:95%;box-sizing:border-box;margin-top:1.5em;padding:2px}.mw-parser-output div.klappleiste:after{clear:both;content:"";display:block}.mw-parser-output div.klappleiste-bild{float:left;padding:2px}.mw-parser-output div.klappleiste-kopf{background:var(--dewiki-hintergrundfarbe5);color:var(--color-base,#202122);text-align:center;font-weight:bold}.mw-parser-output div.klappleiste.mw-collapsed .klappleiste-bild{display:none}.mw-parser-output div.klappleiste+div.klappleiste,.mw-parser-output div.klappleiste+link+div.klappleiste,.mw-parser-output div.klappleiste+link+link+div.klappleiste,.mw-parser-output div.klappleiste+link+style+div.klappleiste,.mw-parser-output div.klappleiste+style+div.klappleiste,.mw-parser-output div.klappleiste+style+style+div.klappleiste,.mw-parser-output div.klappleiste+style+link+div.klappleiste{margin-top:-1px}@media screen{html.skin-theme-clientpref-night .mw-parser-output .klappleiste-bild span[typeof="mw:File"]:not(.skin-invert-image) img{background-color:#c8ccd1}}@media screen and (prefers-color-scheme:dark){html.skin-theme-clientpref-os .mw-parser-output .klappleiste-bild span[typeof="mw:File"]:not(.skin-invert-image) img{background-color:#c8ccd1}}

/* end https://de.wikipedia.org/ */

</style>

<div class="klappleiste-kopf"><a href="Prozessorarchitektur" title="Prozessorarchitektur">Prozessorarchitekturen</a></div>

</td>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>nach <a href="Datenwort" title="Datenwort">Wortbreite</a></b>

</td>

<p><a href="1-Bit-Architektur" title="1-Bit-Architektur">1-Bit-Architektur</a> •

<a href="Bit-Slice" title="Bit-Slice">Bit-Slice-Architektur</a> •

<a href="4-Bit-Architektur" title="4-Bit-Architektur">4-Bit-Architektur</a> •

<a href="8-Bit-Architektur" title="8-Bit-Architektur">8-Bit-Architektur</a> •

<a href="16-Bit-Architektur" title="16-Bit-Architektur">16-Bit-Architektur</a> •

<a href="32-Bit-Architektur" title="32-Bit-Architektur">32-Bit-Architektur</a> •

<a href="64-Bit-Architektur" title="64-Bit-Architektur">64-Bit-Architektur</a>

</p>

</td></tr>

<tr>

</td>

<p><a href="Complex_Instruction_Set_Computer" title="Complex Instruction Set Computer">CISC</a> •

<a href="Explicitly_Parallel_Instruction_Computing" title="Explicitly Parallel Instruction Computing">EPIC</a> •

<a href="NISC" class="mw-redirect" title="NISC">NISC</a> •

<a href="Reduced_Instruction_Set_Computer" title="Reduced Instruction Set Computer">RISC</a> •

<a href="Very_Long_Instruction_Word" title="Very Long Instruction Word">VLIW</a> •

<a href="Mikroarchitektur" title="Mikroarchitektur">Mikroarchitektur</a>

</p>

</td></tr>

<tr>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 1px solid #FFF;padding: 0 1em;"><b>mit Optimierung für Einsatzzweck</b>

</td>

<p><a href="Prozessor" title="Prozessor">(Haupt-)Prozessor</a> •

<a href="Grafikprozessor" title="Grafikprozessor">Grafikprozessor</a> •

<a href="General_Purpose_Computation_on_Graphics_Processing_Unit" title="General Purpose Computation on Graphics Processing Unit">GPGPU</a> •

<a href="Streamprozessor" title="Streamprozessor">Streamprozessor</a> •

<a href="Soundprozessor" title="Soundprozessor">Soundprozessor</a> •

<a href="Gleitkommaeinheit" title="Gleitkommaeinheit">Gleitkommaeinheit</a> •

<a href="Netzwerkprozessor" title="Netzwerkprozessor">Netzwerkprozessor</a> •

<a href="Physikbeschleuniger" title="Physikbeschleuniger">Physikbeschleuniger</a> •

<a href="Vektorprozessor" title="Vektorprozessor">Vektorprozessor</a> •

<a href="TensorFlow_Processing_Unit" class="mw-redirect" title="TensorFlow Processing Unit">TensorFlow Processing Unit</a>

</p>

</td></tr>

</tbody></table></div></div></div><div><div class="zim-footer">

Dieser Artikel wurde von <a class="external text" title="Zuletzt bearbeitet am 2025-12-01" href="https://de.wikipedia.org/wiki/?title=Tensor_Processing_Unit&oldid=262030480">Wikipedia</a> herausgegeben. Der Text ist unter <a class="external text" href="https://creativecommons.org/licenses/by-sa/4.0/deed.de">Creative Commons Attribution-Share Alike 4.0</a> verfügbar, sofern nicht anders angegeben. Für die Mediendateien können zusätzliche Bedingungen gelten.

</div>

</div></div>

</div>

</main>

</div>

</body></html>